ついに Itanium 9500 が発表

CPU Intel

Poulson の開発コードで呼ばれていた Itanium 9500 シリーズが発表された。新プロセッサの発表というのにお葬式感が漂うが、がんばって日記に書こう。

最大コア数が 8 コアで 1 コアあたり 2 つの Hyper-Threading の論理プロセッサが動くので最大 16 スレッド並列。周波数は 2.53GHz。

Itanium はもともと 16 バイトの命令バンドルの中に 3 個の命令が詰め込める VLIW 風の命令アーキテクチャで、この命令バンドルを前後に連結して「命令グループ」を構成して 1 サイクルに同時実行できる範囲を指定していた。これまでは 2 つの命令バンドルを連結して 6 命令の「命令グループ」を 1 サイクルで同時実行できていたが、Itanium 9500 からは 4 命令バンドルを連結した最大 12 命令の「命令グループ」を 1 サイクルで実行可能になった。これに伴い機能ユニット数が 11 → 18 に強化。パイプライン段数は悲しくも 8 → 11 段に増えた。

搭載されるキャッシュはラストレベルが 32MB で、プロセッサ内のキャッシュを全部合わせると 54MB にも及ぶ。

そのほかの特徴

  • 物理メモリを 1024TB までサポート
  • 新命令の追加
    • clz (先頭から続く0の数を数える)
    • hint @priority (Hyper-Threading 制御)
    • lfetch.count (counted line prefetch)
    • move dahr (Data Access Hint Register)
    • mpy4、mpyshl4 (待望の 32 ビット整数乗算命令)
    • tf (Test feature presence from feature version in CPUID[4])
  • RAS 機能の増強
    • Instruction Replay Techonlogy (実行パイプラインでエラーを発見したらパイプラインを巻き戻して再実行する機能。富士通の SPARC64 とか IBM の POWERにある機能ね)
    • Complete Machine Check Abort with firmware first error handling (マシン異常時にあがる MCA を firmware が最初に捕捉してエラー訂正してくれる)
    • Intel Cache Safe Technology (エラーが起こりそうなキャッシュを自動的に切り離す)
    • End-to-end Safe Technology (システム全体に渡って細かくエラー検出してくれる)
  • Turbo Boost Technology (x86 でお馴染みのプロセッサの温度とワークロードに応じて周波数の自動にあげる機能)

Itanium 9500 は RAS 機能の強化を謳っている。PRODUCT BRIEF を読むとミッションクリティカル OS として HP-UX、HP Nonstop、OpenVMS、Bull GCOS、NEC ACOS をサポートとのこと。だがすでに NEC の ACOS は Itanium から去ってしまった(id:nminoru:20120628:acos)。